当前位置：
首页 资源下载
搜索资源 - bcd to binary in vhdl
搜索资源列表
-
0下载：
系统设置一个两位BCD码倒计时计数器（计数脉冲1HZ），用于记录各状态持续时间；
因为各状态持续时间不一致，所以上述计数器应置入不同的预置数；
倒计时计数值输出至二个数码管显示；
程序共设置4个进程：
① 进程P1、P2和P3构成两个带有预置数功能的十进制计数器，其中P1和P3分别为个位和十位计数器，P2产生个位向十位的进位信号；
② P4是状态寄存器，控制状态的转换，并输出6盏交通灯的控制信号。-System to set up a two BCD code c
-
-
0下载：
实现二进制到BCD的转换,相关算法可参考相关文档资料-convert binary number to BCD
-
-
0下载：
Binary to BCD converter
-
-
0下载：
this program can convert
binary --> gray
binary --> BCD
BCD --> XS3
Gray --> binary...
inputs will be of 4 bits for each converter..
If you have any doubt,then mail me at prem_bombay@yahoo.co.in -this program can conver
-
-
0下载：
Program in VHDL. Developed for the spartan 3 kit. It is composed of 4-bit adder, with the result in the display board. It blocks the conversion of binary to BCD and multiplexed displays.
-
-
0下载：
Binary to BCD converter in VHDL.
-
-
0下载：
用来将二进制的信号转化成BCD码形式的信号，用来在数码管上显示相应的数字。-To the binary signal into BCD code in the form of signals, used in the digital display the corresponding number.
-
-
0下载：
加法器是产生数的和的装置。常用作计算机算术逻辑部件，执行逻辑操作、移位与指令调用。在电子学中，加法器是一种数位电路，其可进行数字的加法计算。在现代的电脑中，加法器存在于算术逻辑单元之中。 加法器可以用来表示各种数值，如：BCD、加三码，主要的加法器是以二进制作运算。加法器可以用组合逻辑电路实现也可以用VHDL语言实现。-Adder is generated and the number of devices. Arithmetic logic unit is used as a computer
-
-
0下载：
Binary to BCD conversion in VHDL for implementation in FPGA
-
-
0下载：
（1） clkdiv 模块：对50MHz 系统时钟 进行分频，分别得到190Hz，3Hz
信号。190Hz 信号用于动态扫描模块位选信号，3Hz 信号用于fib 模块。
（2） fib 模块：依据实验原理所述Fibonacci 数列原理，用VHDL 语言实现数列
（3） binbcd14：实现二进制码到BCD 码的转换，用于数码管显示。
（4） x7segbc：采用动态扫描，使用4 位数码管依次显示Fibonacci 数列数据。
实验采用3Hz 频率来产生Fibonacci
-
